近来，有关3D的广告宣传无处不在。第一款3D电视已经开始销售；电视节目也开始采用3D技术播放，其中大部分是盛大的体育赛事；而许多电影推出了惹眼的3D版本。然而，3D技术不仅被用于消费电子和娱乐领域，3D提取技术(3Dextraction)还被应用在IC设计的某些领域。设计人员试图改进预测设计后的性能和其它行为的准确性。  
    为什么采用3D提取技术？这一切都归结到设计生产的需要，从设计的角度来看，一个更精确的电路模型在仿真时向设计人员提供如定时、功耗和噪声等性能特征，以及其它一些重要参数，如增益、带宽和可靠性。  
   2.5D提取技术有什么不足？  
    大型EDA供应商提供的传统工具也是两极分化。一方面，2.5D提取设备浏览几何布局、设备和互连，寻找与预特征化式样的匹配。当其找到一个匹配的时候，开始检查尺寸、运行一些计算，生成R和C值用于背后标注(back-annotation)在网络表中。对这些产品来讲，电容通常很少有问题，其性能通常是可以接受的(虽然运行时间延长，这是因为要进行一系列更复杂的检测模式)；越来越多的是精度问题。例如，所示为一个典型的MOMCAP结构，这是由于3D拓扑结构需要3D获取以确保准确性，而2D或2.5DExtractor不能精确地处理这种拓扑结构。  
    在更先进的工艺节点上，设计人员需要提取结合了在某个日益复杂的金属堆堆栈的互连部份之间，以及与设备之间和互连之间的串扰、边缘和屏蔽电容等的分布式RC模型。同时不要忘记了基板。由于2.5D提取缺乏针对纳米设计的必需精度，设计人员不得不采取保守或消极的设计手法，采用次优的设计。否则就是设计的失败。  
    另一方面，现有的3D提取技术，来自同一个大型EDA公司（场解算器——采用有限元，有限差分，边界元素或类似方法，为Maxwell控制方程提供了精确的解决方案），在面对在面对当今庞大而复杂的设计时，其计算效率低下，除了细致的聚焦使用以外，对任何事情而言其运行时间是不切实际的。这些工具的支持者经常解释说，增粗网格，运行时间可以得到改善，而且这确实可行。但要以损失相当大的精确性来获得的。为了获得当今设计所需的精确度，必须有一个有细密纹理的或者密集的网格，而这会指数级地增加了运行时间和内存占用量。此外，由于密集的网格，不得不采用边界条件来折中降低内存占用，以控制内存的使用，这些场解算器减少了在提取元素周边的“相互作用区域”，忽略或是不够精确地描述了少许周边的几何形状，并进一步影响到精确性。  
    现在需要的是更精确的3D提取技术？  
    现在需要的是对3D获取技术的创新，要超越现有解决方案的局限。这个解决方案应提供无需进行复杂设定的一致和准确的网络表，并且实现足以能够支持可在复杂芯片上的广泛、可扩展的边界网络和区域的运行时间。在硅谷前线（SiliconFrontline），我们正推出3D场解算器产品，采用新技术，使设计人员可以使用先进进程节点的全部功能，包括新设备类型和DFM结构，同时减少了反复校验的次数。